メタル堆積+ポスト酸化によるhigh-k膜の作製

近年のMOSFETの微細化に伴い、ゲート絶縁膜の薄膜化は進められてきた。しかしながら、その際のリーク電流が消費電力の増大を引き起こし、従来用いられてきたゲート絶縁膜(SiO₂)において、薄膜化の限界が近づいている。そこでこの課題を解決するために、ゲート絶縁膜をより誘電率の高いhigh-k膜に置き換える研究が進められている。

本研究室ではhigh-k膜の成膜法として、high-k材料(Hf, Zr, Al）をSi基板上にDCスパッタ法により堆積させ、その後熱酸化処理を行いhigh-k膜を作成するメタル堆積+ポスト酸化法を提案し、研究を進めている。

[研究担当者]

M2 杉野優介

B4 大場裕貴